POP芯片堆叠技术叠层式 3D 封装在多媒体内存中的应用介绍

POP芯片堆叠技术，是现代电子信息产品为提高逻辑运算功能和存储空间而发展起来的一种新的高密度组装形式。POP（Package on Package）即器件芯片堆叠技术，是为提高逻辑运算功能和存储空间而发展起来的一种器件小型化高密度组装的新方式。

POP技术广泛运用于高端终端产品，目前0.4 mm pitch BGA的POP技术已具备批量生产能力。元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4 层，存储型PoP 可达8 层。外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。

一、叠层式 3D 封装在多媒体内存中的应用

在过去的几年里，计算机的扩容成为信息系统的瓶颈问题，使得CPU不得不采用倍频技术来适应频率比其低得多的内存。但是3D封装技术的出现，提供了解决此类问题的另一种途径。早在2005年，Cray Research公司在其新的T3E定标的并行处理机（SPP）计算机系统已提到使用3D扩容方案解决计算机内存问题。在随后的时间内，世界各主要公司，均有使用3D封装技术解决扩容问题的相关报道。如：ST Microelectronics 在2006年推出了采用POP技术的存贮器封装，专门为支持分隔总线与共享总线架构而设计；2007年2月，TAEC（Toshiba America Electronic Components Inc）采用POP技术，推出的新型大容量存贮器封装，尺寸仅为14 mm ×14 mm与15 mm×15 mm；SPANSION是一家闪存产品供应商，在2006年推出POP存贮器封装，其封装尺寸分别为12 mm×12 mm与15 mm×15 mm；KINGMAX公司近期推出的 Class10 MICROSDHC卡，采用独家PIPTM封装技术，拥有超高速传输速度、高兼容性、高存储量，其市面流通的容量已超16 G。

3D封装可使设计人员在几周内将支持POP内存封装和支持POP的逻辑芯片堆叠在一起，提高了产品合格率，简化了产品测试，缩短了产品上市时间并提高了效率。2013年，闪存厂SPANSION和无线厂商ATHEROS共同推出面向双模手机的闪存+WLAN（无线局域网）的POP封装。上述表明，3D封装技术在多媒体内存领域发挥着重要作用。

二、PoP堆叠芯片清洗：

PoP堆叠芯片/Sip系统级封装在mm级别间距进行焊接，助焊剂作用后留下的活性剂等吸湿性物质，较小的层间距如存有少量的吸湿性活性剂足以占据相对较大的芯片空间，影响芯片可靠性。要将有限的空间里将残留物带离清除，清洗剂需要具备较低的表面张力渗入层间芯片，达到将残留带离的目的。合明科技研发的清洗剂具有卓越的渗入能力，以确保芯片间残留活性剂被彻底清除。

合明科技为您提供PoP堆叠芯片水基清洗全工艺解决方案。

针对先进封装产品芯片焊后封装前，基板载板焊盘、电子制程精密焊后清洗的不同要求，合明科技在水基清洗方面有比较丰富的经验，对于有着低表面张力、低离子残留、配合不同清洗工艺使用的情况，自主开发了较为完整的水基系列产品，精细化对应涵盖从半导体封装到PCBA组件终端，包括有水基清洗剂和半水基清洗剂，碱性水基清洗剂和中性水基清洗剂等。具体表现在，在同等的清洗力的情况下，合明科技的兼容性较佳，兼容的材料更为广泛；在同等的兼容性下，合明科技的清洗剂清洗的锡膏种类更多（测试过的锡膏品种有ALPHA、SMIC、INDIUM、SUPER-FLEX、URA、TONGFANG、JISSYU、HANDA、OFT、WTO等品牌；测试过的焊料合金包括SAC305、SAC307、6337、925等不同成分），清洗速度更快，离子残留低、干净度更好。